반도체 공정의 이해 #4-3

4.5 CMP (Chemical Mechanical Polishing) 공정의 이슈

 

• CMP 공정 중 웨이퍼 표면에 다양한 결함 (Defect)이 발생 할 수 있음. 특히, 연마 입자에 의한 Scratch나 웨이퍼 표면 위에 잔류하는 문제가 발생할 수 있다. 또한, 두 물질의 화학적 선택비가 달라서 CMP가 더 진행된 부분이 생겨 Erosion이 생기는 경우와 웨이퍼 표면의 경도나 밀도가 달라서 이에 따라 달라지는 연마 속도 때문에 국부적으로 오목한 구조가 형성되는 Dishing이 발생하기도 한다.

 

4.6 CMP 공정이 적용되는 분야

 

• LOCOS (Local Oxidation of Silicon): 주로 집적 회로 제조에서 사용되며, 다음과 같은 단계로 이루어진다.

1. 실리콘 웨이퍼 표면의 청소: 반도체 웨이퍼의 실리콘 표면을 청소하여 이물질이나 불순물을 제거.
2. 마스킹 및 패턴화: 웨이퍼 표면에 마스크를 적용하여 산화가 원하는 패턴으로 일어날 수 있도록 한다. 이는 레지스트 및 포토리소그래피 공정을 통해 이루어진다.
3. 산화: 마스킹된 영역을 제외한 나머지 실리콘 표면에 산화를 진행한다. 이 과정은 산소와의 반응을 통해 산화막을 생성한다. 산화막은 원래 실리콘보다 밀도가 높고 산화 속도가 느린 특성을 가지고 있다.
4. 마스크 제거: 산화가 끝난 후 마스크를 제거한다.
5. 추가 공정: 이후 다양한 반도체 소자들을 제작하기 위해 추가적인 공정이 이루어지고, 이는 주로 나노패터닝, 이온 주입, 박막 증착, 은박막 제작 등이 포함될 수 있다.

LOCOS 공정은 실리콘 위에 산화막을 형성하여 반도체 소자들을 제작하는 주요한 단계 중 하나이며, 집적 회로의 제조에서 널리 사용된다. 이 공정은 소자의 구조를 정의하고 절연층을 형성하여 소자 간의 전기적인 절연을 제공하여 전기적 성능을 향상시킨다.

 

• STI (Shallow Trench Isolation): 집적 회로에서 반도체 소자들 간에 전기적으로 절연된 영역을 형성하는 데 사용되는 공정
  1. 실리콘 웨이퍼 표면 처리: 먼저, 실리콘 웨이퍼의 표면을 청소하고 불순물을 제거하여 깨끗한 상태로 만든다. 이 단계는 얇은 산화막을 형성하는 것을 방지하기 위해 중요하다.
  2. 트렌치 패턴화: 웨이퍼 표면에 반도체 소자들을 구분하는 패턴을 만들기 위해 트렌치를 패턴화한다. 이는 포토리소그래피 공정과 에칭을 통해 이루어진다.
  3. 트렌치 채움: 트렌치에 절연재를 채워 소자들을 서로 분리시키는 공정이다. 일반적으로 산화된 이산화규소 (SiO2) 또는 질화규소 (Si3N4)가 사용된다. 이 절연재는 트렌치를 채우고, 소자들을 절연시키는 역할을 한다.
  4. 평탄화: 트렌치에 채워진 절연재를 웨이퍼 표면과 평탄하게 만드는 공정이다. 이는 플라즈마 에칭이나 화학 기계적 연마 (CMP)와 같은 기술을 사용하여 이루진다.
  5. 추가 공정: 이후 반도체 소자들을 형성하기 위해 다양한 공정이 진행된다. 이는 나노패터닝, 이온 주입, 박막 증착, 은박막 제작 등을 포함할 수 있다.

STI는 반도체 소자들 간의 전기적인 절연을 제공하여 소자의 성능을 향상시키는 데 중요한 역할을 한다. 특히 고밀도 집적 회로에서는 소자들 간의 간섭을 방지하고 안정성을 향상시키는 데 큰 영향을 미친다.